Page 73 - 《应用声学》2023年第3期
P. 73

第 42 卷 第 3 期               崔红涛等: 跨金属厚壁的视频超声无线通信系统                                           511


                                                               2.2  自适应时域均衡器的硬件实现
                                                 ୊ϸ݀
                        V
                        VGAGA                                      自适应时域均衡器的实现分为两个阶段。在自
                        ௭ᇨ٨
                        ௭ᇨ٨                     થ୊ࠫ៶
                                                               适应训练阶段,将未穿透金属壁的系统发送端信号
                                                               作为自适应时域均衡器的期望信号,穿透金属壁的
                                                               信号作为输入信号,训练获得自适应时域均衡器的
                                                               滤波器系数。在工作阶段,均衡器的系数保持不变,
                                       ୊ϸ݀
                                                   ԧ           既能满足对环境的适应性,又可以减少计算量                     [14] 。
                                                    ᤟
                ଌஆቫႃ᡹               ͜ᣥη᥋            ቫ              基于自适应时域均衡器实现过程中所需完成
                                                     ႃ
                                                     ᡹         的各种操作,在 FPGA 中相应为其划分不同模块:
                             ଌஆቫᡔܦ        ԧ᤟ቫᡔܦ                卷积模块、误差计算模块、系数更新模块和控制模
                              ૱ᑟ٨          ૱ᑟ٨
                                                               块。其模块框图如图7所示。


                             图 5  系统实物图                               రమηՂ d↼n↽
                      Fig. 5 Physical drawing of system
                                                                 ᣥКηՂx↼n↽                          ឨࣀ
                                                                            Ԅሥവڱ                   ᝠካ
                   0.3                                                              ᣥѣηՂ y↼n↽      വڱ
                   0.2
                                                                                                     ឨࣀηՂ
                                                                                                      e↼n↽
                   0.1                                                               ໚ฉ٨ጇ஝ w↼n↽
                                                                      clk
                  ႃԍ/V  0                                            reset  ଍҄വڱ                   ጇ஝
                                                                                                   ఞழ
                                                                      en
                  -0.1                                                                             വڱ
                  -0.2                                            图 7  自适应时域均衡器的 FPGA 实现模块框图
                                                                  Fig. 7 FPGA implementation block diagram of
                  -0.3
                                                                  adaptive time domain equalizer
                         0    0.4    0.8   1.2   1.6
                                   ௑ᫎ/µs
                                                                   完成自适应时域均衡器设计和实现后进行
                           图 6  信道的脉冲响应
                                                               了实验测试,图 8(a) 为超声波信号穿透金属壁
                     Fig. 6 Impulse response of channel
                                                               均衡前的信号波形,信号有效值 (Effective value,
             2.1 基于符号LMS的自适应时域均衡器
                                                               EV) 为 0.707 V,噪声 EV 为 0.212 V,接收信噪比
                 在利用 FPGA 构建自适应时域均衡器的过程                        为 10.46 dB。经过自适应时域均衡器后的波形
             中,考虑到运算量和硬件资源等因素,系统采用符号                           如图 8(b) 所示,信号 EV 为 0.636 V,噪声 EV 为
             最小均方(Least mean square, LMS)算法来实现自                0.0707 V,接收信噪比提高到19.08 dB,验证了自适
             适应时域均衡器。符号 LMS 算法是 LMS 算法的简                       应均衡器能有效消除回波信号,提高接收信噪比。
             化,它只给出梯度迭代的方向,而不给出具体的梯度
             值,因此运算量更少,运算速度更快                [15] 。算法的运        3 实验结果
             算步骤为
                                                                   完成系统设计和实现后对该系统进行了实验
                   y(n) = w(n) ∗ x(n),
                                                               测试,使用 Signal Tap 逻辑分析仪对接收端 FPGA
                   e(n) = d(n) − y(n),
                                                               进行在线仿真,得到的波形如图 9 所示。其中,首
                   w(n + 1) = w(n) + 2µx(n)sign[e(n)],  (1)    行的信号是 A/D 转换后的数据,依次经过自适应
             其中,输出信号 y(n) 等于滤波器系数向量 w(n) 与                     时域均衡器处理、数字整流、有限冲激响应 (Finite
             输入信号x(n)的卷积。而滤波器系数向量不断根据                          impulse response, FIR) 数字低通滤波和判决之后
             误差信号e(n) 更新,误差信号为期望信号 d(n) 与实                     最终输出解调后的数据。从在线仿真图中可以看出,
             际输出信号 y(n) 的差,sign[e(n)] 是对 e(n) 取符号              FPGA 解调的数据和接收的波形一一对应,验证了
             运算,µ为加权向量更新时的步长因子。                                系统能够对接收的数据实现正确解调。
   68   69   70   71   72   73   74   75   76   77   78