Page 32 - 201806

862 2018 年 11 月

波器结构简单易于实现，资源占用率低，可用于超声
1 引言 检测系统的滤波插值。

对于超声检测系统，为了能够更方便和更快速 2 CIC滤波器的原理与结构
地实现回波信号的重建，通常要求采样率达到 10
倍于原始信号频率以上 [1] ，对于高频探头来说对 2.1 滤波插值原理
仪器的 A/D 性能要求较高，同时巨大的数据量给 整倍数插值 (设插值倍数为 L，L 为大于 1 的整
信号的传输、存储都带来了一定的难度。考虑到仪 数) 是指在已知信号 x(m) 的每相邻采样点之间等
器成本、硬件资源占用率和实时效率等因素，可以 间距地插入L − 1个0值点，完成这个处理步骤的工
使用多速率滤波器巧妙地解决这个问题。它基于 具被称为L倍内插器。若输入采样率为f = 1/T，输
采样定理，并在滤波器的配合下，采用有限的采样 出采样率为f = L/T，则经过插值后的序列为
频率，对整个工作频带内的信号进行重采样，可实 
x(n/L), n = 0, ±L, ±2L,

现高频信号的幅值恢复 [2] ，有效提升现有超声仪器 x L (n) = (1)
 0, 其他.
性能。
jω
可用于做插值的滤波器的基本滤波器有多种， 设信号 x(m) 的频谱为X(e )，求得信号 x L (n)
jω
如 FIR 滤波器、级联积分梳状 (Cascade integrator 的傅里叶变换X L (e ) = X(e jωL )，可见输出信号的
comb, CIC)滤波器、半带FIR滤波器等。20世纪90 频谱是输入信号的频谱的 L 倍压缩，插值后信号的
年代，毛捷等 [3] 、王秀芬等 [4] 分别基于 FIR 滤波器、 频谱成分不仅含有基带分量即原始信号的频谱，而
且含有其镜像高频分量。由采样定理知，在插值后
IIR 滤波器的软件算法实现数字探伤仪中的滤波插
接入一个低通滤波器滤除镜像分量保留原始基带
值；2017 年，李杏华等 [5] 将插值算法用于相控阵系
谱，就可以使原始信号中插入的0值都恢复为“准确
统中；2018 年，尹子骞等 [6] 设计出基于多级 CIC 滤
值”，从而提高信号时域分辨率 [8] 。
波器的相控阵延时算法，插值的同时提高了时延精
度。现场可编程门阵列 (Field-programmable gate 2.2 CIC滤波器的原理与结构
array, FPGA) 作为一种可灵活定制的逻辑单元阵 CIC 滤波器由两部分组成：积分器和梳状滤波
列，其内部有大量的逻辑资源可用来编程实现并行 器 [9] 。积分器的结构如图 1 所示，其中 △ 代表一个
计算功能，并在后续逻辑功能调整时具有较强的灵 延时单元。其传递函数为
活性，成本较低、风险低、易开发、可通用。为了减
G(z) = 1/(1 − z −1 ). (2)
轻上位机软件工作负担、提高运算效率，本文基于
FPGA 利用 CIC 滤波器及其补偿滤波器实现滤波
x↼k↽ y↼k↽
插值。CIC滤波器的优点在于仅需要加法运算来实
现且所需的加法器数目也很少，不需存储滤波器系
图 1 积分器的结构
数故无需乘法运算，节约资源，可简单高效实现低通
Fig. 1 The structure of integrator
滤波，已被证明十分适合用作插值滤波器。在基于
FPGA 的高速率硬件系统中，CIC 插值滤波器比其 而梳状滤波器的结构如图 2 所示。 其传递
他插值滤波器更具明显优势，对于提高超声检测成 函数为
像实时性具有重要意义 [7] 。
H(z) = 1 − z −D , (3)
本文基于 FPGA，采用 Verilog HDL 语言编程
实现 CIC 插值滤波器及其 FIR 补偿滤波器，在有限 其中，D 为延迟单位的个数。二者级联后得到积分
的采样频率下实现了高频信号的幅值恢复。主要内 梳状滤波器如图3所示。其传递函数为
容包括：CIC 滤波器原理介绍，优缺点分析，针对缺 1 − z −D
H(z) =
点提出的补偿滤波器设计方法、架构设计、功能仿 1 − z −1
真、实验验证以及资源占用率分析，证明了 CIC 滤 = 1 + z −1 + z −2 + · · · z −D+1 , (4)